הרכב חומרת מערכת מקלט משדר

כל מקלט-במהירות גבוהה כולל שני ערוצים, משדר ומקלט. המשדר והמקלט מורכבים מתת-שכבת קידוד פיזית (PCS, p-field si-cal coding sublayer) ומתת-שכבת בינונית נוספת (PMA, physi-cal). מדיה נוספת) מורכבת משני חלקים.

PCS כולל הטמעת לוגיקה קשה-של פונקציות דיגיטליות במקלטי משדר התואמים לפרוטוקולים נתמכים, ערוצי שידור כוללים FIFO לפיצוי פאזה, סידור בתים, מקודד 8B/10B ומודולים אחרים; ערוצי קבלה כוללים יישור מילים, FIFO התאמת קצב, מפענח 8B/10B, מסיר בתים, רצף בתים, FIFO לפיצוי פאזה ומודולים אחרים.

ה-PMA כולל מעגלים אנלוגיים עבור מאגרי קלט/פלט, CDR, מסדרת/מסירת סדרה (SER/DES), והדגשה מוקדמת והשוואה ניתנים לתכנות כדי לייעל את ביצועי נתיב נתונים טוריים.

כאשר ערוץ מקלט המשדר פועל, נתוני הפלט המקבילים בארכיטקטורת FPGA מועברים דרך PCS ו-PMA המשדר, ולבסוף מומרים לנתונים טוריים ונשלחים החוצה. נתוני הקלט הטוריים המתקבלים מועברים ל-FP בפורמט נתונים טוריים דרך העיבוד של המקלט PMA ו-PCS כדי לבצע את השלב הבא של העיבוד.